其他CMOS运算放大器ppt课件.ppt

1,高性能CMOS运算放大器,西安电子科技大学刘帘曦,西安电子科技大学,2,高性能CMOS运算放大器,一、套筒式共源共栅CMOS运放 二、折叠共源共栅CMOS运放三、Chopper CMOS（斩波）运放,西安电子科技大学,3,两级CMOS运算放大器的一些重要公式,西安电子科技大学,4,一、套筒式共源共栅CMOS运放,西安电子科技大学,两级运放的性能存在不足：电源抑制比较差；单位增益带宽不够高。当运放的负载是容性的，CL太大时，密勒补偿可能失效，而引起运放工作不稳定 。 有两种方式可以提高单级运算放大器增益：（1）提高输入跨导；（2）提高输出阻抗。后者要比前者更具吸引。因为随着偏置电流的减小，输出电阻会按比例增加，而跨导则与偏置电流的平方根成正比。因此，一般增大rout要比增大gm更有效，一个增大阻抗的方法是在输出电路中增加共源共栅级。套筒式共源共栅运放结构由于共源共栅结构的增加，迅速提高了电路的输出阻抗，从而使电路具有较高的增益 ；,5,套筒式共源共栅CMOS运放工作原理,西安电子科技大学,M1和M3以及M2和M4组成共源共栅放大器。而M5、M6、M7和M8组成Cascode电流源负载，使差动电流在M4和M6的漏端汇合，形成单端输出电压Vout。 与两级运方相比减少了一个主极点，而且由于运放的输出阻抗非常高，其补偿靠一个从输出端到地的电容就能实现，这就意味着大的负载电容CL同时也能给运放提供补偿从而使电路稳定。,开环输出阻抗,开环直流增益,6,套筒式共源共栅CMOS运放的极点与稳定性,西安电子科技大学,7,套筒式共源共栅CMOS运放的特点,西安电子科技大学,8,套筒式共源共栅CMOS运放的不足之处（1）,西安电子科技大学,9,套筒式共源共栅CMOS运放的改进设计,西安电子科技大学,10,二、折叠共源共栅CMOS运放,西安电子科技大学,11,折叠共源共栅CMOS运放的工作原理,西安电子科技大学,12,折叠共源共栅CMOS运放的小信号模型,西安电子科技大学,13,折叠共源共栅CMOS运放的输出阻抗,西安电子科技大学,14,折叠共源共栅CMOS运放的频率特性,西安电子科技大学,15,折叠共源共栅CMOS运放设计举例（）,西安电子科技大学,16,折叠共源共栅CMOS运放设计举例（）,西安电子科技大学,17,折叠共源共栅CMOS运放设计举例（）,西安电子科技大学,18,折叠共源共栅CMOS运放设计举例（）,西安电子科技大学,19,三、Chopper(斩波 ) CMOS运放,输入信号Vin 先被调制到斩波频率上，然后被放大、解调并滤波后变回基波频率。由于失调电压只被调制一次，所以它始终出现在斩波频率和其奇次谐波频率上，这些频率分量用低通滤波器基本可以完全滤除。也可以从时域的角度分析，输入信号Vin被第一级斩波调制器周期性反相，经过放大，周期性反相的信号再次被周期性反相，还原出原来的信号，由于经过了低通滤波器滤波，直流失调电压实际上只经过了一次调制，因此调制后成为方波。一般取斩波调制频率高于转角噪声频率，这样斩波运放的基带噪声几乎与热噪声带宽相同，不会增加白噪声成分。因为斩波运放的输入信号并没有被采样，因此热噪声带宽不会被叠加到基带上。,西安电子科技大学,20,Chopper（斩波 ） CMOS运放工作原理（1）,西安电子科技大学,21,Chopper（斩波 ） CMOS运放工作原理（2）,西安电子科技大学,22,Chopper（斩波 ） CMOS运放电路结构,西安电子科技大学,23,Chopper（斩波 ） CMOS运放的等效电路,t1时刻等效电路,t2时刻等效电路,t1+t2=Tchop,