数字逻辑电路第6章时序逻辑电路ppt课件.ppt

第6章 时序逻辑电路,6.1 时序逻辑电路的分析 6.2 时序逻辑电路的设计,6.1 时序逻辑电路的分析,分析时序逻辑电路,就是要根据电路的逻辑图,总结出其逻辑功能并用一定的方式描述出来。时序逻辑电路常用的描述方式有逻辑方程、状态（转换）表、状态（转换）图、时序图等。一般而言,同组合逻辑电路相比,时序逻辑电路的分析更为复杂一些。而由于时钟信号的不同特点,同步时序逻辑电路和异步时序逻辑电路的分析又有所不同。,6.1.1 同步时序逻辑电路的分析 分析同步时序逻辑电路的一般步骤: （1）根据逻辑图写方程,包括时钟方程、输出方程、各个触发器的驱动方程。由于同步时序逻辑电路的时钟都是统一的,所以时钟方程也可以省略不写。 （2）将驱动方程代入触发器的特性方程,得到各个触发器的状态方程。 （3）根据状态方程和输出方程进行计算,求出各种不同输入和现态情况下电路的次态和输出。根据计算结果列状态表。 （4）画状态图、时序图。,【例6.1】 分析图633所示的同步时序逻辑电路。 解:(1)写出方程。 时钟方程: CP0=CP1=CP2=CP 输出方程: C=Qn0Qn1Qn2 驱动方程: J0=K0=1,J1=K1=Qn0,J2=K2=Qn0Qn1,图633 同步时序逻辑电路,（2）将驱动方程代入JK触发器的特性方程,求各个触发器的状态方程。JK触发器的特性方程为 各个触发器的状态方程为,（3）根据状态方程和输出方程进行计算,列状态表,如表616所示。,表616 例6.1同步时序逻辑电路的状态表,（4）画状态图、时序图,分别如图634和图635所示。,图634 例6.1同步时序逻辑电路的状态图,图635 例6.1同步时序逻辑电路的时序图,【例6.2】 分析图636所示的同步时序逻辑电路。,图636 例6.2同步时序逻辑电路,解:(1)写出方程。时钟方程: CP0=CP1=CP2=CP输出方程:无。驱动方程: J0=K0=1 J1=K1=AQn0 J2=K2=AQn0Qn1,（2）将驱动方程代入JK触发器的特性方程,求各个触发器的状态方程。JK触发器的特性方程为 各个触发器的状态方程为,（3）根据状态方程和输出方程进行计算,列状态表,如表617所示。,表617 例6.2同步时序逻辑电路的状态表,（3）根据状态方程和输出方程进行计算,列状态表,如表617所示。 （4）画状态图、时序图。 根据状态表可以画出电路的状态图如图637所示。图中的“1,0/”表示输入信号A为1或0。 图638为在图636所示的输入信号和时钟信号作用下,电路中各个触发器状态的时序图。,图637 例6.2同步时序逻辑电路的状态图,图638 例6.2同步时序逻辑电路的时序图,4.3.2 异步时序逻辑电路的分析 和同步时序逻辑电路不同,异步时序逻辑电路中各个触发器的时钟信号不是统一的。也就是说,异步时序逻辑电路中各个触发器的状态方程不是同时成立的。分析异步时序逻辑电路时,必须要确定触发器的时钟信号是否有效。 分析异步时序逻辑电路的一般步骤:,（1）根据逻辑图写方程,包括时钟方程、输出方程及各个触发器的驱动方程。 （2）将驱动方程代入触发器的特性方程,得到各个触发器的状态方程。 （3）根据时钟方程、状态方程和输出方程进行计算,求出各种不同输入和现态情况下电路的次态和输出,根据计算结果列状态表。在计算的时候,要根据各个触发器的时钟方程来确定触发器的时钟信号是否有效。如果时钟信号有效,则按照状态方程计算触发器的次态;如果时钟信号无效,则触发器的状态不变。 （4）画状态图、时序图。,图639 异步时序逻辑电路,