mos器件物理基础课件.ppt

本章内容,MOSFET 的I-V 特性MOSFET 的二级效应MOSFET 的结构电容MOSFET 的小信号模型,10/9/2022,1,本章内容MOSFET 的I-V 特性10/9/20221,绝缘栅型场效应管,MOSFET绝缘栅型,增强型(常闭型),耗尽型(常开型),N沟道,P沟道,N沟道,P沟道,Insulated Gate Field Effect TransistorMOS管：Metal Oxide Semiconductor,利用栅源电压的大小控制半导体表面的感生电荷的多少，从而改变沟道电阻，控制漏极电流的大小。,10/9/2022,2,绝缘栅型场效应管MOSFET增强型(常闭型)耗尽型(常开型),N沟道增强型MOSFET,1. 结构,10/9/2022,3,N沟道增强型MOSFET1. 结构 10/9,2. 工作原理,耗尽层加厚,uGS 增加,反型层,吸引自由电子,栅极聚集正电荷,排斥衬底空穴,剩下负离子区,耗尽层,漏源为背对的PN结,无导电沟道,即使,开启电压 ：沟道形成的栅源电压。,(1) 对导电沟道的影响.,+,+,10/9/2022,4,2. 工作原理耗尽层加厚uGS 增加反型层吸引自由,(2) 对 的影响., 线性增大,沟道从s-d逐渐变窄,沟道预夹断,夹断区延长, 几乎不变,恒流区,10/9/2022,5,(2),3. 特性曲线与电流方程,10/9/2022,6,3. 特性曲线与电流方程 10/9/20226,FET放大电路的动态分析,一、FET的低频小信号等效模型,10/9/2022,7,FET放大电路的动态分析一、FET的低频小信号等效模型10/,gm与rds的求法,10/9/2022,8,gm与rds的求法10/9/20228,gm与rds的求法,10/9/2022,9,gm与rds的求法10/9/20229,二、基本共源放大电路的动态分析,10/9/2022,10,二、基本共源放大电路的动态分析10/9/202210,2.1 MOSFET的基本概念,2.1.1 MOSFET开关,阈值电压是多少？当器件导通时，漏源之间的电阻有多大？这个电阻与端电压的关系是怎样的？总是可以用简单的线性电阻来模拟漏和源之间的通道？器件的速度受什么因素限制？,10/9/2022,11,2.1 MOSFET的基本概念2.1.1 MOSFET开关,1. MOSFET的三种结构简图,图2.1 NMOS FET结构简图,2.1.2 MOSFET的结构,10/9/2022,12,1. MOSFET的三种结构简图图2.1 NMOS FET,图2.2 PMOS FET结构简图,10/9/2022,13,图2.2 PMOS FET结构简图10/9/202213,图2.3 CMOS FET的结构简图,10/9/2022,14,图2.3 CMOS FET的结构简图10/9/202214,2. MOS FET结构尺寸的通用概念,W: gate widthLdrawn (L): gate length(layout gate length)Leff: effective gate lengthLD:S/D side diffusion lengthW/L: aspect ratioS,D,G,B: source,drain,gate,body(bulk),10/9/2022,15,2. MOS FET结构尺寸的通用概念W: gate wi,3. MOS FET 的四种电路符号,10/9/2022,16,3. MOS FET 的四种电路符号GDSBGSDBNMOS,2.2 MOS的I/V特性,2.2.1.阈值电压先看MOS器件的工作原理:以NMOS为例来分析阈值电压产生的原理.,(a) VGS=0,10/9/2022,17,2.2 MOS的I/V特性2.2.1.阈值电压(a) V,在(a)图中，G极没有加入电压时，G极和sub表面之间，由于Cox的存在，构成了一个平板电容，Cox为单位面积的栅氧电容;,(b) VGS0,(c),在栅极加上正电压后，如图(b)所示，P-sub靠近G的空穴就被排斥，留下了不可动的负离子。这时没有导电沟道的形成，因为没有可移动的载流子，G和衬底间仅形成了氧化层电容和耗尽层电容的串连,如图(c)所示。,10/9/2022,18,在(a)图中，G极没有加入电压时，G极和sub表面之间，由,（d）当VG继续增加，界面电势达到一定值时，就有电子从源极流向界面并最终到达漏极，导电沟道形成，晶体管打开。如图（d）所示。这时，这个电压值就是“阈值电压” .,(d),功函数差,费米势,MOS强反型时的表面势为费米势的2倍,耗尽区电荷,(2.1),10/9/2022,19,（d）当VG继续增加，界面电势达到一定值时，就有电子从源极,PMOS器件的导通:与NFETS类似,极性相反.,10/9/2022,20,PMOS器件的导通:与NFETS类似,极性相反.10/9/2,2.2.2 I/V特性推导,我们用一个电流棒来辅助理解电流的概念.,当沿电流方向的电荷密度为Qd (C/m)的电荷以速度v沿电流方向移动时,产生的电流为,(2.2),10/9/2022,21,2.2.2 I/V特性推导Iv我们用一个电流棒来辅助理解, NMOS 沟道的平板电容近似与沟道电荷分布,若将MOS结构等效为一个由poly-Si和反型沟道构成的平板电容。对均匀沟道，当VD=VS=0时，宽度为W的沟道中，单位长度上感应的可移动电荷量为,式中Cox为栅极单位面积电容，WCox为单位长度栅电容.,(2.3),10/9/2022,22, NMOS 沟道的平板电容近似与沟道电荷分布若将MOS结构,如果从S到D有一电压差VDS，假设平板电容在L方向上x点的电位为V(x), 如上图所示,则有:,(2.4), 电荷漂移速度,：漂移速度 drift speed ：迁移率 mobility ：电场强度 electric field,(2.5),10/9/2022,23,如果从S到D有一电压差VDS，假设平板电容在L方向上x点的电,综合(2.2)-(2.5)有,(2.6),边界条件,两边积分可得,沟道中电流是连续的恒量，即有：,10/9/2022,24,综合(2.2)-(2.5)有(2.6)边界条件两边积分可得沟,分析：,令 ,求得各抛物线的极大值在 点上，且相应各峰值电流为:,(2.7),VGS-VTH为过驱动（overdrive）电压，只有过驱动电压可以形成反型层电荷。,时，器件工作在“三极管区”.,10/9/2022,25,分析：令 ,求得各抛物线的极大,MOS器件作为逻辑工作和模拟开关，或小值线性电阻运用时，都会工作于深Triode区。此时VGS较大，MOS管的VDS很小，若满足：,2.2.3 MOS器件深Triode区时的导通电阻,此时（2.6）简化为：,(2.8),(2.8)表明 为直线关系，如图(2.12)所示.,10/9/2022,26,MOS器件作为逻辑工作和模拟开关，或小值线性电阻运用时，都会,(2.9),此时 D, S间体现为一个电阻，其阻值为：,10/9/2022,27,(2.9)此时 D, S间体现为一个电阻，其阻值为：10/9,（2.9）式表示：a：在满足 的条件下，MOS管体现出线性电阻的特性，其直流电阻与交流动态电阻相等。b：该线性电阻大小取决与VGS，即调节VGS，可调节电阻的大小。因此我们常常把工作在这种区域的晶体管称为“压控晶体管”。,10/9/2022,28,（2.9）式表示：10/9/202228,讨论: 一个NMOS管,若偏置电压VGSVTH , 漏级开路(ID =0),问：此晶体管是处于cut off 状态还是其他状态?为什么?,例2.1,10/9/2022,29,讨论: 一个NMOS管,若偏置电压VGSVTH , 漏级开,由 可知：,2.2.4 MOS管在饱和区的跨导,当 时，漏极电流怎样变化呢？,时，,，此时认为沟道夹断 (pinch off ).,的增大向源端移动。,时,夹断点随着, 沟道在 处夹断.,10/9/2022,30,由,若,则,与,无关.,由,时 , 相对恒定，器件工作在饱和区。,(2.10),10/9/2022,31,若,则与无关.由,(2.10),式(2.6),(2.10) 为analog CMOS design 的最基本的方程式.,(2.6),它们描述了ID与工艺常数 ,器件尺寸W和L以及栅和漏相对于源的电位之间的关系.,10/9/2022,32,(2.10)式(2.6),(2.10) 为analog C,若 ，可以得到 不同VGS下漏电流曲线为:,10/9/2022,33,若 ，可以得到 不同VGS下漏电流曲线为,对于PMOS器件,其在三极管区和饱和区的电流方程分别表示为,10/9/2022,34,对于PMOS器件,其在三极管区和饱和区的电流方程分别表示为1,10/9/2022,35,若,那么工作在饱和区的MOSFET构成一个连接源和漏的电流源,跨导gm的定义gm是指在一定的VDS下，ID对VGS的变化率。gm代表了器件的灵敏度：对于一个大的gm来说，VGS的一个微小的改变将会引起ID产生很大的变化。,当MOS器件处于饱和区时,沟道被夹断.当VDS增大时,夹断点向S方向移动，沟道长度由L变成了L,故饱和区电流方程中L应用L取代,但当L较大, VDS不是很高时,我们仍以L作为MOS管的沟长.,(2.11),10/9/2022,36,跨导gm的定义当MOS器件处于饱和区时,沟道被夹断.当VDS,gm的变形表达式,将式两边平方得所以将乘以一个（VGS-VTH）,除以一个（VGS-VTH）得,(2.12),(2.13),10/9/2022,37,gm的变形表达式将式两边平方得(2.12)(2.13)10/,根据gm的表达式,我们可以得到如图2.18所示的曲线,它反映了gm随某一参数变化的特性.,10/9/2022,38,根据gm的表达式,我们可以得到如图2.18所示的曲线,它反映,提高gm的有效方法,提高载流子的沟道迁移率,选用高迁移率的材料,并使用迁移率高的晶面.制作高质量、尽可能薄的栅氧化层;尽可能使用宽长比比较大的图形;减小源、漏区体电阻和欧姆接触电阻以减小串连电阻,因为,10/9/2022,39,提高gm的有效方法提高载流子的沟道迁移率,选用高迁移率的材,怎样区分饱和区和三极管区?,当栅压和漏压之差不足以形成反型层时,沟道被夹断,器件工作在饱和区.,对NMOS:,对PMOS:,10/9/2022,40,怎样区分饱和区和三极管区?当栅压和漏压之差不足以形成反型层时,Triode 区又称非饱和区或线性电阻区；,Saturation 区又称饱和区；,cut off 区又称截止区；,Overdrive Voltage 有时也称Vod，它的表达式为,有关的重要术语和概念：,aspect ratio W/L,10/9/2022,41,Triode 区又称非饱和区或线性电阻区；Saturat,对应沟道刚刚pinch off 的情况:,如果D端电位增加，则沟道pinch off 的情况变为:,10/9/2022,42,对应沟道刚刚pinch off 的情况:如果D端电位增加,2.3 二级效应,2.3.1 体效应通常,NMOS的源极和P型衬底相连,处于同一电位,如图(a)所示.,但在实际电路中（特别是Analog电路中），一些器件会处于源极和衬底电位分离的状态。例如衬底接地，源极电位高于衬底；或源极接地，衬底接上负电位，如图(b)所示:,(a),(b),10/9/2022,43,2.3 二级效应2.3.1 体效应但在实际电路中（特别是A,的作用，衬底吸走更多的空穴，在沟道处留下更多不可动的负离子，由于栅的镜像作用，栅上出现更多的正电荷，这表明衬底在反型前 被提高了，也就是阈值电压 提高了.,以源极接地，衬底接负电位为例：,假设 , 在反型沟道出现之前( )，沟道处由于栅极电压出现耗尽层。,时，耗尽层中的电荷数量少些；,当 后,由于,10/9/2022,44,的作用，衬底吸走更多的空穴，在沟道处留下更多不可动的负离子，,这被称为body effect 或back gate effect 或substrate bia effect.(源极电位和衬底电位不同,引起阈值电压的变化),从 的表达式来看:,增加了,所以 提高了.,考虑体效应后，,其中体效应系数,对于NMOS管，F为正,当VB比VS负时,VSB为正,VTH提高.,(2.14),10/9/2022,45,这被称为body effect 或back gate eff,实际应用中，VSB只会为正值，或VB只会等于VS或低于VS，VSB被称为sourcebody 电势差。,对PMOS管，衬底接Vdd，源极电位等于或低于Vdd。故这时VSB为负值， 且F为负 , 相应地VTH绝对值增加。,10/9/2022,46,实际应用中，VSB只会为正值，或VB只会等于VS或低于VS，,考虑图(a)所示的电路, Vin变化时, Vout将怎样变化？,10/9/2022,47,考虑图(a)所示的电路, Vin变化时, Vout将怎样变化,由 变化引起.,MOSFET工作于饱和区时,有效沟长 为,2.3.2 沟长调制效应,这时,饱和区电流表达式为,10/9/2022,48,由 变化引起.MOSFET工作于饱和区时,有效,由于 由 变化引起,故令,于是可得到考虑沟道长度调制效应的饱和电流方程：,考虑沟长调制效应后饱和区的跨导相应修改为：,其中 是沟道长度调制系数,表示VDS对沟道L产生作用的大小因子。,(2.15),10/9/2022,49,由于 由 变化引起,故令于是可得,在一定的 下, 为定值,于是有,关于沟长调制效应我们应关注的问题：,由于,反比于 .,的曲线修正为：,10/9/2022,50,在一定的 下, 为定值,于是有关于,器件进入饱和区后，ID随VDS的增大而增大。,越靠近x轴的曲线越平坦，越往上曲线越陡峭，增幅越大。,从这个曲线可以看出：,10/9/2022,51,器件进入饱和区后，ID随VDS的增大而增大。越靠近x轴的,MOS器件输出电阻与沟道长度的关系:,由(2.15)式求出输出电导,又因为,故有,或有输出电阻,以上分析表明: 在(VGS VTH)一定时,而在ID一定的情况下,因为,(2.16),10/9/2022,52,MOS器件输出电阻与沟道长度的关系:由(2.15)式求出输出,重要结论:MOS器件输出电阻与沟道长度有极大的关系.在模拟电路放大器设计中,作为放大器件的MOS管及作为负载的MOS管,应取较大的沟长.特别是负载器件, L更要大一些.,饱和区电流方程,表明一个MOS器件的沟道电流由VGS和VDS共同决定，但VDS的调节作用很微弱。作为恒流源的MOSFET来说，恒流源由VGS决定，VDS对ID的调节只作为一种误差分析。,10/9/2022,53,重要结论:饱和区电流方程表明一个MOS器件的沟道电流由VG,2.3.3 亚阈值导电性,VGS200mV后，饱和区ID-VGS平方律的特性变为指数的关系:,亚阈值导电会导致较大的功率损耗。因此亚阈值工作状态一般不可取。只在一些特殊情况，如低速低功耗的电路（如数据纪录的电表、仪表电路等）才会用到。,是一个非理想因子。,(2.17),10/9/2022,54,2.3.3 亚阈值导电性VGSVTH，器件处于弱反型区。V,前面内容复习,1.MOS的I/V特性,a.,MOS管截止;,b.,MOS管导通;,当,时,MOS管工作在三极管区;,时,MOS管工作在饱和区;,当,10/9/2022,55,前面内容复习1.MOS的I/V特性a.,MOS管截止;b.,深三极管区导通电阻,饱和区跨导,10/9/2022,56,深三极管区导通电阻饱和区跨导10/9/202256,2.MOS的二级效应,a.体效应(背栅效应),源与衬底电位不同,引起阈值电压的变化(增加).,b.沟长调制效应,(饱和区, 引起 的现象.),10/9/2022,57,2.MOS的二级效应a.体效应(背栅效应)源与衬底电位不同,c.亚阈值导电性 VGS200mV后,饱和区ID-VGS平方律的特性变为指数的关系:,10/9/2022,58,c.亚阈值导电性10/9/202258,2.4 MOS器件模型,2.4.1 MOS器件版图,MOSFET的版图由电路中的器件所要求的电特性和工艺要求的设计规则共同决定.每个晶体管的宽度和长度由电路设计决定,而L的最小值由工艺决定,版图中其他大多数尺寸受设计规则的限制.(最小宽度,最小间距,最小包围,最小延伸),10/9/2022,59,2.4 MOS器件模型2.4.1 MOS器件版图MOSFE,例2.5 画出图(a)所示电路的版图.,10/9/2022,60,例2.5 画出图(a)所示电路的版图.10/9/202260,2.4.2 MOS器件电容,寄生电容模型参数Cox: 栅-沟道单位面积氧化层电容Cj: 单位结面积电容,与电压有关Cjsw: PN结单位周长侧面电容Cov: 单位栅宽覆盖电容耗尽层单位面积电容由工艺参数算得,10/9/2022,61,2.4.2 MOS器件电容寄生电容模型参数EW10/9/20,C1,栅和沟道之间的氧化层电容C2,衬底和沟道之间的耗尽层电容C3,C4,多晶硅栅与源漏的交叠电容C5,C6,源/漏区与衬底间的结电容,于是我们可算出图中C1-C6 分别为:,10/9/2022,62,C1,栅和沟道之间的氧化层电容于是我们可算出图中C1-C6,MOS电容:图中CSB和CDB为S-B和D-B结电容,即CSB=C5,CDB=C6;器件关断时，图中CGB为氧化层电容和耗尽层电容的串联；其他状态时， CGB被忽略；图中CGD和CGS则与MOS管的工作状态有关:,沟道截止时，CGS=CGD=WCov.,10/9/2022,63,MOS电容:沟道截止时，CGS=CGD=WCov.10/,于是可提出CGS,CGD随MOS状态的变化图:,深 Triode 导通区，S，D沟道连成一片，将C1各分一半则得CGD和CGS. 即Triode区有CGS= CGD=WLCox/2+WCov.,饱和区时,CGD=C4=WCov ,10/9/2022,64,于是可提出CGS,CGD随MOS状态的变化图:深 Trio,作业,课后习题2.3, 2.4,10/9/2022,65,作业课后习题2.3, 2.410/9/202265,前面介绍了MOS器件在各工作区的I/V特性，讨论的是电流和电压在一个大范围内变化的特性，它与器件电容构成了MOSFET的大信号模型。通常我们研究器件的工作区域(工作点),输入输出范围,都属于大信号分析.若我们的讨论只限于MOS器件在某一工作点附近微小变化的行为,即信号对偏置影响小，称为小信号分析.此时MOS器件的工作模型称小信号模型.,2.4.3 MOS Small-Signal Models,10/9/2022,66,前面介绍了MOS器件在各工作区的I/V特性，讨论的是电流和电,MOS管的交流小信号模型是以其直流工作点为基础的。由于分析的是MOS管的交流小信号的响应，因此可以在工作点附近采用线性化的方法得出模型。小信号模型中的参数直接由直流工作点的电流、电压决定。相同的MOS管在不同的直流工作点处得到的小信号参数是不同的。交流模型反映的是MOS管对具有一定频率的信号的响应，它有别于MOS管的直流特性。直流模型和交流模型的关系如下图所示：,10/9/2022,67,MOS管的交流小信号模型是以其直流工作点为基,MOS器件是一个压控器件。以NMOS FET为例，它处于三个直流电压偏置状态：VGS 、VBS、VDS。这三个偏置电压中任意一个发生改变，都会引起器件沟道电流的变化。电流变化与电压变化的比率就是电导参数，因此，在小信号分析中我们必须借助于三个电导参数。,栅跨导:,衬底跨导:,沟道电导:,10/9/2022,68,MOS器件是一个压控器件。以NMOS FET为例，它处于三个,(1) 不考虑二级效应时,最简单的低频小信号模型:,(2.19),(2.18),小信号模型（等效电路）,10/9/2022,69,(1) 不考虑二级效应时,最简单的低频小信号模型:(2.19,(2)考虑沟长调制效应后模型:,注: 器件模型中会给出,所给出的为特征尺寸下的值.不同的沟长MOS器件不同,因1/L.,由(2.18)知某一给定MOS器件,工作直流偏置越大,输出电阻越小.,(2.20),10/9/2022,70,(2)考虑沟长调制效应后模型:注: 器件模型中会给出,所给,(3) 同时考虑沟道调制效应和body效应,模型为:,其中VBS是通过影响VTH发生作用的.,10/9/2022,71,(3) 同时考虑沟道调制效应和body效应,模型为:其中VB,对NMOS,有,于是,因为,所以,(2.22),(2.21),求得,根据,10/9/2022,72,对NMOS,有于是因为,所以(2.22)(2.21)求得根据,则有 , 表示背栅跨导与跨导的相对大小因子.,令,(2.23),注: 衬底跨导表示衬底偏置电压对漏电流的控制能力。它通过改变表面耗尽层的厚度，从而改变空间电荷面密度来控制表面反型层的电荷密度，最终实现对沟道导电能力的控制。因此，衬底可视为另一个栅，也称为“背栅”。,10/9/2022,73,则有 ,等效电路中 和 具有同样的电流极性,即增大栅电压与增大衬底电压效果相同.当VGS增加或者VBS增加时,ID都增加.但VBS只能取负的偏置(衬底只能0偏和反偏), VBS有增量表示反偏量减少,而不是反偏量增多.需要强调的是等效电流gmbVBS中的VBS本应记为VBS.而2.22, 2.23中的VBS是直流偏置量.,10/9/2022,74,等效电路中 和,(4) 完整的小信号模型,注意:前面导出的小信号模型是MOSFETS工作在饱和区时的小信号模型;对于用作开关的晶体管,我们用导通电阻和器件电容作为MOSFETS的小信号模型.,10/9/2022,75,(4) 完整的小信号模型注意:前面导出的小信号模型是MOSF,2.4.4 MOS Spice Models 见Table 2.1 一级模型 模型参数分NMOS和PMOS(0.5m工艺),10/9/2022,76,2.4.4 MOS Spice Models10/9/20,参数定义：,10/9/2022,77,参数定义：10/9/202277,使用时，直接删除本页！,精品课件，你值得拥有！,精品课件，你值得拥有！,10/9/2022,78,使用时，直接删除本页！精品课件，你值得拥有！精品课件，你值得,使用时，直接删除本页！,精品课件，你值得拥有！,精品课件，你值得拥有！,10/9/2022,79,使用时，直接删除本页！精品课件，你值得拥有！精品课件，你值得,使用时，直接删除本页！,精品课件，你值得拥有！,精品课件，你值得拥有！,10/9/2022,80,使用时，直接删除本页！精品课件，你值得拥有！精品课件，你值得,由于一般有 ，在相同的条件下，NMOS器件比PMOS器件能提供更大的电流和跨导。另外，在给定的尺寸和偏置电流的情况下，NMOS晶体管表现出更大的输出电阻，因此它比PMOS FET更易于作为理想的电流源和更高增益的放大器。,2.4.5 NMOS Versus PMOS,10/9/2022,81,由于一般有 ，在相同的,