51单片机的P0口工作原理详细讲解.docx

51单片机的P0口工作原理详细讲解一、P0端口的结构及工作原理 P0端口8位中的一位结构图见下列图：前面我们已将P0口的各单元部件进展了一个详细的讲解，下面我们就来研究一下P0口做为I/O口及地址/数据总线使用时的具体工作过程。 1、作为I/O端口使用时的工作原理 P0口作为I/O端口使用时，多路开关的控制信号为0(低电平)，看上图中的线线部份，多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0那么控制信号是0的话，这时与门输出的也是一个0(低电平)，与让的输出是0，V1管就截止，在多路控制开关的控制信号是0(低电平)时，多路开关是与锁存器的Q非端相接的(即P0口作为I/O口线使用)。 P0口用作I/O口线，其由数据总线向引脚输出(即输出状态Output)的工作过程：当写锁存器信号CP 有效，数据总线的信号锁存器的输入端D锁存器的反向输出Q非端多路开关V2管的栅极V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 下列图就是由部数据总线向P0口输出数据的流程图(红色箭头)。P0口用作I/O口线，其由引脚向部数据总线输入(即输入状态Input)的工作过程： 数据输入时(读P0口)有两种情况 1、读引脚 读芯片引脚上的数据，读引脚数时，读引脚缓冲器翻开(即三态缓冲器的控制端要有效)，通过部数据总线输入，请看下列图(红色简头)。2、读锁存器 通过翻开读锁存器三态缓冲器读取锁存器输出端Q的状态，请看下列图(红色箭头)：在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。例如，当从部总线输出低电平后，锁存器Q=0，Q非=1，场效应管T2开通，端口线呈低电平状态。此时无论端口线上外接的信号是低电乎还是高电平，从引脚读入单片机的信号都是低电平，因而不能正确地读入端口引脚上的信号。又如，当从部总线输出高电平后，锁存器Q=1，Q非=0，场效应管T2截止。如外接引脚信号为低电平，从引脚上读入的信号就与从锁存器读入的信号不同。为此，8031单片机在对端口P0一P3的输入操作上，有如下约定：为此，8051单片机在对端口P0一P3的输入操作上，有如下约定：凡属于读-修改-写方式的指令，从锁存器读入信号，其它指令那么从端口引脚线上读入信号。 读-修改-写指令的特点是，从端口输入(读)信号，在单片机加以运算(修改)后，再输出(写)到该端口上。下面是几条读-修改-写指令的例子。 ANL P0,#立即数;P0立即数P0 ORL P0,A ;P0AP0 INC P1 ;P1+1P1 DEC P3 ;P3-1P3 CPL P2 ;P2P2 这样安排的原因在于读-修改-写指令需要得到端口原输出的状态，修改后再输出，读锁存器而不是读引脚，可以防止因外部电路的原因而使原端口的状态被读错。 P0端口是8031单片机的总线口，分时出现数据D7一D0、低8位地址A7一AO，以及三态，用来接口存储器、外部电路与外部设备。P0端口是使用最广泛的I/O端口。2、作为地址/数据复用口使用时的工作原理 在访问外部存储器时P0口作为地址/数据复用口使用。 这时多路开关控制信号为1，与门解锁，与门输出信号电平由“地址/数据线信号决定;多路开关与反相器的输出端相连，地址信号经“地址/数据线反相器V2场效应管栅极V2漏极输出。 例如：控制信号为1，地址信号为“0时，与门输出低电平，V1管截止;反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。请看下列图(兰色字体为电平)：反之，控制信号为“1、地址信号为“1，“与门输出为高电平，V1管导通;反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。请看下列图(兰色字体为电平)：可见，在输出“地址/数据信息时，V1、V2管是交替导通的，负载能力很强，可以直接与外设存储器相连，无须增加总线驱动器。 P0口又作为数据总线使用。在访问外部程序存储器时，P0口输出低8位地址信息后，将变为数据总线，以便读指令码(输入)。 在取指令期间，“控制信号为“0，V1管截止，多路开关也跟着转向锁存器反相输出端Q非;CPU自动将0FFH(11111111，即向D锁存器写入一个高电平1)写入P0口锁存器，使V2管截止，在读引脚信号控制下，通过读引脚三态门电路将指令码读到部总线。请看下列图如果该指令是输出数据，如MOVX DPTR，A(将累加器的容通过P0口数据总线传送到外部RAM中)，那么多路开关“控制信号为1，“与门解锁，与输出地址信号的工作流程类似，数据据由“地址/数据线反相器V2场效应管栅极V2漏极输出。 如果该指令是输入数据(读外部数据存储器或程序存储器)，如MOVX A，DPTR(将外部RAM某一存储单元容通过P0口数据总线输入到累加器A中)，那么输入的数据仍通过读引脚三态缓冲器到部总线，其过程类似于上图中的读取指令码流程图。 通过以上的分析可以看出，当P0作为地址/数据总线使用时，在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此，不能再作为通用的I/O端口。大家以后在系统设计时务必注意，即程序中不能再含有以P0口作为操作数(包含源操作数和目的操作数)的指令。